Nowatorska architektura chipów może rozszerzyć prawo Moore'a
W branży produkującej chipy najlepszym sposobem na zwiększenie szybkości elektroniki i obniżenie jej ceny zawsze było zmniejszanie tranzystorów chipa, aby stworzyć miejsce na więcej. Ale teraz badacze w Laboratoria Hewlett-Packard (HP) ogłosili radykalnie inne podejście: projekt, który zapewnia miejsce na ośmiokrotnie więcej tranzystorów w układzie scalonym, przy jednoczesnym unikaniu konieczności zmniejszania tranzystorów.
Te poprzeczki w nanoskali, opracowane w HP, mogą doprowadzić do całkowicie nowej architektury chipowej, która poprawiłaby wydajność chipów bez zmniejszania tranzystorów. Poprzeczki mają być umieszczone na górze tranzystorów, zastępując przewodowe interkonekty znajdujące się obecnie między nimi i zwalniając miejsce dla większej liczby tranzystorów.
pochodzenie DNA w badaniu krwi
Przez długi czas my w branży mieliśmy obsesję na punkcie tego, że większa pojemność [chipów] i niższy koszt oznaczają mniejsze tranzystory, i inwestujemy większość naszych wysiłków w tym obszarze, mówi Stanley Williams , starszy pracownik i dyrektor ds. badań kwantowych w HP Labs. Nowe badanie, mówi Williams, jest pierwszym dowodem na to, że można radykalnie ulepszyć układy scalone bez zmniejszania tranzystorów.
Od lat 60. komponenty chipów stale się zmniejszały, zgodnie z prawem Moore'a: przewidywanie, że mniej więcej co dwa lata układy scalone będą podwajać wydajność i szybkość tranzystorów. Inżynierowie wiedzą jednak, że rozmiar tranzystora osiągnie swój fizyczny limit w ciągu najbliższej dekady. Nowy projekt HP może przedłużyć lata obowiązywania prawa Moore'a dalej, mówi Williams.
Problem z dzisiejszą architekturą chipów polega na tym, że duży procent krzemu nie jest w rzeczywistości używany w tranzystorach. Zamiast tego większość krzemowych nieruchomości jest wypełniona interkonektami z drutu aluminiowego, które dostarczają zasilanie i instrukcje do obwodu. Aby zrobić miejsce na więcej tranzystorów, Williams i badacz HP Greg Snider zaprojektowali chip z przewodami na górze, zamiast między tranzystorami. Badania ukażą się w numerze 24 stycznia Nanotechnologia .
niebezpieczeństwa nanotechnologii w szczepionkach
Ta górna warstwa okablowania opiera się na strukturze poprzecznej — rodzaju siatki drucianej w nanoskali — którą naukowcy z HP Labs opracowują dla urządzeń pamięci molekularnej od lat 90. XX wieku. Williams mówi, że na każdym złączu w siatce znajduje się przełącznik, który kontroluje przepływ elektronów do i z tranzystora znajdującego się pod nim.
Prace HP są zgodne z badaniami przeprowadzonymi przez Konstantin Lichariew , profesor fizyki na Uniwersytecie Stony Brook w Nowym Jorku, który jako pierwszy zaproponował połączenie przewodów na tranzystorach. Jednak schemat Likhareva wymagał atomowej manipulacji nanodrutami – niemożliwej do produkcji, mówi Williams. W przeciwieństwie do tego, mówi Williams, projekt HP może być łatwo zintegrowany z zakładem produkującym chipy.
Obecnie naukowcy z HP opracowują prototyp laboratoryjny z wykorzystaniem tego projektu, a Williams spodziewa się, że będzie gotowy do końca roku. Mówi, że do 2010 roku technologia powinna być gotowa do produkcji.
p kontra n.
Pierwsze zastosowanie tej technologii będzie najprawdopodobniej związane z chipem zwanym programowalnymi macierzami bramek (FPGA), które można programować w sposób elastyczny, aby wykonywać różnorodne zadania. Układy FPGA są zwykle używane na etapie projektowania elektroniki i systemów komunikacyjnych. Jednak po usunięciu błędów w projekcie producenci zastępują układy FPGA szybszymi i tańszymi układami scalonymi, zwanymi układami scalonymi specyficznymi dla aplikacji (ASIC). Zmniejszenie rozmiaru i kosztów FPGA oraz zwiększenie ich prędkości może potencjalnie zmienić równowagę między FPGA a ASIC, mówi Williams.
